TSMC nesen Ziemeļamerikas tehnoloģiju seminārā paziņoja par tās N2 (2nm) procesa tehnoloģijas defektu blīvumu (D0), salīdzinot ar tās priekšgājēju procesiem tajā pašā posmā.Pēc uzņēmuma domām, N2 procesa defektu blīvums ir zemāks nekā N3 (3nm), N5 (5nm) un N7 (7nm) ražošanas mezgliem.Turklāt slaids parāda, ka TSMC N2 process joprojām atrodas divu ceturtdaļu attālumā no masveida ražošanas, kas nozīmē, ka TSMC līdz 2025. gada ceturtās ceturtdaļas beigām sāks ražot 2nm mikroshēmas līdz 2025. gada ceturtās ceturkšņa beigām.
Lai arī TSMC N2 process ir uzņēmuma pirmā procesa tehnoloģija, lai pieņemtu Full Gate Ring (GAA) nanosetu tranzistorus, šī mezgla defektu blīvums ir mazāks nekā iepriekšējās paaudzes process tajā pašā posmā, divus ceturkšņus pirms masveida ražošanas (MP).Iepriekšējās paaudzes procesi- N3/N3P, N5/N4 un N7/N6- visi izmantotie nobriedušie spuras efekta tranzistori (FinFET).Tāpēc, kaut arī N2 ir TSMC pirmais mezgls, lai pieņemtu GAA nanosetu tranzistorus, tā defektu blīvuma samazinājums ir lielāks nekā iepriekšējās paaudzes process pirms iekļūšanas masu ražošanas (HVM) pavērsiena punktā.
Šī diagramma attēlo defektu blīvuma variācijas laika gaitā, sākot no trim ceturtdaļām pirms masveida ražošanas līdz sešiem ceturkšņiem pēc masveida ražošanas.Starp visiem parādītajiem mezgliem - N7/N6 (zaļš), N5/N4 (purpursarkanā), N3/N3p (sarkans) un N2 (zils) - defektu blīvums ievērojami samazinās, palielinoties ražai, bet samazināšanās ātrums mainās atkarībā no mezglu sarežģītības.Ir vērts atzīmēt, ka N5/N4 ir visaktīvākais, samazinot agrīnos defektus, savukārt ražas uzlabojums N7/N6 ir salīdzinoši maigs.Sākotnējais N2 līknes defektu līmenis ir augstāks nekā N5/N4, bet pēc tam strauji samazinās, kas ir ļoti tuvu N3/N3P defektu samazināšanas trajektorijai.
Slaids uzsver, ka raža un produktu daudzveidība joprojām ir galvenie virzošie faktori, lai paātrinātu defektu blīvuma uzlabošanos.Lielāks ražošana un daudzveidīgi produkti, izmantojot to pašu procesu, var identificēt un izlabot defektu blīvumu un ražas problēmas ātrāk, ļaujot TSMC optimizēt defektu mācību ciklus.TSMC paziņoja, ka tās N2 ražošanas tehnoloģija ir ieguvusi vairāk jaunu mikroshēmu nekā tās priekšgājēju tehnoloģija (jo TSMC tagad rada N2 mikroshēmas viedtālrunim un augstas veiktspējas skaitļošanas (HPC) klientiem, kuri ir pakļauti riskam), un defektu blīvuma līkne to galvenokārt apstiprina.
Ņemot vērā riska faktorus, ko rada jaunas tranzistora arhitektūras ieviešana, ir īpaši svarīgi, lai N2 defektu samazināšanas ātrums būtu saskaņots ar iepriekšējiem FinFET balstītajiem mezgliem.Tas norāda, ka TSMC ir veiksmīgi pārsūtījis savu procesa mācīšanās un defektu pārvaldības zināšanas jaunajā Gaafet laikmetā, nesaskaroties ar būtiskām neveiksmēm.
RFQs/pasūtījums (0)